产品分类 > FPGA/CPLD > Virtex-6 > XC6VLX550T

可能感兴趣的商品

最近浏览过的商品

pic

XC6VLX550T

厂商:
Xilinx
类别:
Virtex-6
包装:
-
封装:
FFG1759(42.5 x 42.5),FFG1760(42.5 x 42.5)
无铅情况/ROHS:
无铅
描述:
XC6VLX550T

我要询价我要收藏

  • 参数
  • 描述
  • 文档
参数 数值
电源电压 0.95 V ~ 1.05 V
工作温度 -40°C ~ 100°C
安装类型 表面贴装
RoHS 无铅 / 符合限制有害物质指令(RoHS)规范要求
容差 集成电路 (IC)
标准包装 1
家庭 嵌入式 - FPGA(现场可编程门阵列)
LAB/CLB数 687360
RAM 位总计 22,752Kb
逻辑元件/单元数 549888
供应商设备封装 FFG1759(42.5 x 42.5),FFG1760(42.5 x 42.5)

Virtex-6 LXT FPGA 优点


高性能逻辑和 DSP 功能


利用2倍于上一代面向流水线设计的 Virtex FPGA 的触发器加强高速逻辑架构
更高的 DSP48E1 slice 比,支持高性能 DSP
更高的 block RAM 比实现了数据缓冲,并且满足 DSP 的要求

利用 6.6Gbps GTX 收发器实现低功耗串行连接功能


功耗降低了25%:在 6.6Gbps 下,功率低于 150mW(典型值)
单个 FPGA 内的 GTX 收发器多达36个
高度灵活的时钟控制技术实现了独立 Rx 和 Tx 操作,能够有效地将某些应用的收发器数量加倍
保证符合常见标准的要求,如 10/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
第二代集成式 PCI Express 模块和第三代三态以太网 MAC 模块可以轻松实现常见接口
利用面向 Virtex-6 FPGA 的连接功能套件加快开发步伐

利用 1.4 Gbps SelectIO? 技术构建高带宽并行接口


DDR3 存储器的内置式支持
    写电平
    动态时钟反转控制
    低抖动性能通路时钟控制

请选择文档类型:
Vivado Design Suite
文档名称 文档类型 软件 描述
ISE Design Suite
文档名称 文档类型 软件 描述